Marvell создает сверхэффективную 2-нм SRAM

Введение

Компания Marvell раскрыла новые детали своих разработок в области кремниевых IP на конференции Marvell Analyst Day 2025. Центральным элементом презентации стала специализированная SRAM-память на базе 2-нм техпроцесса, которая, по заявлению компании, существенно превосходит существующие отраслевые стандарты по плотности и энергопотреблению. Первые версии этого IP были представлены еще в июне 2025 года, однако теперь Marvell продемонстрировала конкретные метрики, подтверждающие технологический задел.

Подробнее о Marvell 2-нм SRAM

В ходе сравнений с типовыми SRAM-блоками объемом 256 КБ компания зафиксировала снижение совокупного энергопотребления примерно на 80%, уменьшение занимаемой площади на 37% и сокращение времени цикла производства на 22%. Отдельно подчеркивается более компактная форма массивов памяти, что упрощает их размещение в плотных однокристальных системах и снижает накладные расходы при интеграции в сложные SoC.

При сопоставлении с лучшими альтернативными реализациями специализированная SRAM от Marvell демонстрирует еще более выраженные преимущества. При одинаковой пропускной способности она занимает примерно вдвое меньше площади, потребляет на 2/3 меньше энергии в режиме ожидания и обеспечивает 17-кратный прирост по пропускной способности на квадратный миллиметр. Эти показатели стали возможны благодаря переработанной архитектуре тактирования и портов доступа, которая позволяет встроенной памяти работать заметно эффективнее стандартных плотных SRAM-блоков. В Marvell подчеркивают, что такой подход дает одновременно более высокую плотность пропускной способности и существенно более низкое энергопотребление, что критично для современных ИИ-систем и сетевых чипов.

Актуальность этих улучшений особенно заметна на фоне замедления масштабирования памяти по сравнению с логикой. Например, битовые ячейки SRAM в техпроцессе TSMC N3 практически не отличаются от ячеек в N5, а фактический прирост плотности составляет около 5%, несмотря на то что логика при переходе с N5 на N3 обеспечивает примерно 1,56-кратное масштабирование транзисторов.

Выводы

Поскольку SRAM занимает значительную долю площади и транзисторного бюджета процессоров, рост стоимости производства на более тонких узлах вроде N3B становится все труднее оправдать. По сути, масштабирование памяти уже давно не поспевает за масштабированием логики, и для узлов уровня N2 и ниже эта проблема, вероятно, сохранится. На этом фоне специализированные SRAM-IP от Marvell выглядят как стратегически важное решение. Существенное повышение плотности памяти и резкое снижение энергопотребления дают разработчикам возможность эффективнее использовать новые техпроцессы, компенсируя разрыв между эволюцией логики и памяти.